真空アニールの際に基板をモリブデン板（モールドプレート）でキャップすることにより、六方晶基板上に成長させたエピタキシャルグラフェン（例えば、エピタキシャルグラフェン）の結晶性が大幅に向上することが分かった。例えば、キャッピングなしのスペクトルと比較して、測定されたラマンスペクトルの有意な変化によって確認される。モリプレートキャッピングは、熱放射ミラーリングによって表面上に熱蓄積を誘発し、昇華したSi原子をSiO基板とMOプレートとの間に閉じ込めることによって表面近くのSi分圧を上昇させると考えられている。

前書き

グラフェンは、ハニカム格子構造に配列された炭素原子の単層からなる2次元物質である1,2,3,4。グラフェンは電子と正孔の移動度が優れているため、周波数領域で動作する超高速電子デバイスの有望な候補物質と考えられています5。グラフェンの最初の成功した分離は、高度に配向した熱分解グラファイト（ホップ）2を機械的に剥離することによって達成された。機械的剥離によって高品質の単結晶グラフェンフレークを得ることはできるが、グラフェンフレークのサイズは実用的には小さすぎる（\u003c100μm）6。大規模グラフェンの合成のために、化学蒸着（cvd）7,8、固体源堆積9,10、およびsic4,6,11,12,13,14の表面グラファイト化を含むいくつかの選択肢が検討されている。高温（\u003e 1300℃）での超高真空（uhv）4またはアルゴン環境6における熱アニールによる単結晶シリコンの表面グラファイト化が特に重要である。このプロセスでは、Si原子のみが表面から昇華し、残りのc原子は再配列して、Si面（0001）またはc面（000-1）のいずれかに試料サイズの均一ないわゆるエピタキシャルグラフェン（例えば）表面15。例えば、c面の表面上で成長させたものは、通常、Si面上のものよりも厚い（典型的には10〜20層）が、キャリアの移動度は18,700cm 2 V -1s -1と高くなり得る。例えば、c面のこのような高いキャリア移動度は、例えばc面に存在する固有の回転積層欠陥によるものである。これらの回転積層欠陥は、隣接するグラフェン層を電子的に分離し、複数のグラフェン層を単離した単層グラフェンの電子特性を維持させる。非常に最近、trabelsi et al。 （数百μm）またはフリースタンディング気泡（数μm）の形でc面にエピタキシャル成長させることができることを報告している17、

それらの結果は、外部から供給されたSiフラックスおよび従来のuhvアニーリング中の成長時間を注意深く調整することによって、例えばc面上に成長させた厚さを制御することが可能であることを意味する。大規模な利用可能性と良好な電気的特性に基づいて、例えばシリコン表面（Si面またはC面のいずれか）は、将来の電子デバイスのプラットフォームとして使用される可能性をはっきりと示している。低コストで高性能な電子デバイスを製造するためには、優れた電気的特性を維持しながら、例えば、形成温度を下げることに連続的に取り組む必要がある。これは現在のsi技術と競合しているegベースのエレクトロニクスの実際の商業化にとって非常に重要です。本研究では、uhvアニーリング中にモリブデンプレート（モープレート）で基板を単にキャッピングすることによって、六方晶基板上に成長させるなどの結晶性を著しく改善する実験的方法を開発した。

結果

モールプレートキャッピングと構造解析によるn型c面4h面上の膜の成長

例えば、膜を最初にn型c面4h基基板上で4度のミスカットから\u003c11-20\u003eまで成長させた。 sic基板をhf（49％）で1分間化学洗浄し、続いてメタノールですすぎ、自然酸化物を除去した。モールプレートをhcl：h2o（2：1）溶液で10分間洗浄し、続いて500℃で2時間リンスおよびアニーリングを行い、残渣を機械加工プロセスから除去した。例えば、MO-プレートキャッピングの有無による成長を比較するために、一方の4hサンプルのc面表面はmoプレートと接触し、他方の4hサンプルのc面表面はuhv環境にさらされたこのようにして調製したサンプルを、850〜950℃で10〜60分間アニールした。これは、従来の真空アニーリングプロセスよりも実質的に低い。温度は、パイロメータと熱電対の両方を用いてクロスチェックして測定した。アニーリング時間が900℃で60分に達したとき、チャンバのベース圧力は6.0×10 -9トルであり、作動圧力は約4.6×10 -6 torrと高くなった。

詳細については、当社のウェブサイトをご覧ください： http://www.semiconductorwafers.net 、