2020-03-17
2020-03-09
液相エピタキシー法、分子線エピタキシー法、化学気相成長法（cvd）などの興味深い様々なエピタキシャル成長法が研究されている。 cvd成長技術は、大量生産に必要なエピ層の再現性、品質、およびスループットを達成するための最も有望な方法として一般に受け入れられている。シンプルな用語では、SiおよびCを分解してウェハ上に堆積させるシリコンおよび炭素含有ガスを流しながら、チャンバ「反応炉」内のシリコン基板を加熱してエピタキシャル層を良好に成長させることによって、よく制御された条件下で単結晶の秩序だった。従来のSiCエピタキシャル成長プロセスは、0.1〜1気圧の圧力で1400〜1600℃の基板成長温度で行われ、1時間あたり数マイクロメートルのオーダーの成長速度をもたらす。ハライド系成長化学を用いるものも、バルク成長のために十分であると思われる、数百マイクロメートル/時間のオーダーのより高いエピ層成長速度を得るために、より高温（2000℃まで）のSiC成長プロセスが開発されている高電圧デバイスに必要とされる非常に厚いエピタキシャル層に加えて、ブールも含まれる。 SiC成長温度が大部分の他の半導体に使用されるエピタキシャル成長温度を大幅に上回るという事実にもかかわらず、様々なSiCエピタキシャル成長反応器構成が開発され、商品化されている。例えば、いくつかの反応器は、反応ウェハの向こう側に水平反応ガス流を使用し、他の反応器は反応ガスの垂直流に頼る。反応炉の中には、加熱された「ホットウォール」または「ウォームウォール」構成で囲まれたウェーハがあり、他の「コールドウォール」リアクタはウェーハウェーハのすぐ下にあるサセプタだけを加熱します。シリコンエレクトロニクスの商業生産に使用されるほとんどのリアクターは、ウエハを横切るエピ層パラメータの高い均一性を保証するためにサンプルを回転させる。複数のウェーハ上に同時にエピ層を成長させることが可能なシリコン製のCVSシステムは、SIM型電子デバイス製造のためのより高いウェーハスループットを可能にした。
これにより、エピタキシャル層のポリタイプが基板のポリタイプと一致するホモエピタキシャル成長が、「ステップ制御」エピタキシーによって達成される。ステップ制御エピタキシーは、（0 0 0 1）基底面から典型的には3°〜8°の角度（「傾斜角」または「軸外角」と呼ばれる）で研磨されたシリコンウェーハ上に成長するエピ層に基づくその結果、原子ステップと比較的長い、段差の間の平坦なテラスを有する表面が得られる。成長条件が適切に制御され、ステップ間の距離が十分に短い場合には、成長表面に衝突するSiおよびC原子がステップライザーに到達し、そこで結合して結晶に取り込まれる。したがって、基板のポリタイプスタッキングシーケンスが成長エピ層に正確に反映されることを可能にする秩序だった横方向の「ステップフロー」成長が起こる。非従来型の面方位で切断された （ ） そして （ ） エピタキシャルが基板からのステップフローを介して積層順序（すなわち、ポリタイプ）を継承するための好ましい表面形状を提供する。 （0 0 0 1）基底面から\u003c1°以内に研磨された基板表面が不十分に製造される場合に起こり得るように、成長条件が適切に制御されない場合、成長アトムス島n 階段の代わりにテラスの真ん中で沸き起こって結びついてください。表面上の制御されていない島核形成（テラス核形成とも呼ばれる）は、質の悪い3c系のヘテロエピタキシャル成長をもたらす。エピタキシャル成長中の3c-sicの擬似テラス核形成を防ぐのに役立つために、最も商業的な4hおよび6h基板は、それぞれ（0 0 0 1）基底面から8°および3.5°の傾斜角に研磨される。これまでのところ、すべての商業用エレクトロニクスは、これらの「軸外」の準備（0 0 0 1）c軸ウェハ上で成長するホモエピタキシャル層に依存している。 残存する表面汚染を適切に除去すること、およびシリコンウェーハの切断および研磨プロセスから残った欠陥は、転位欠陥の少ない高品質のシリコンエピ層を得るためにも不可欠である。エピタキシャル成長の前にシリコンウェーハ表面をより良く調製するために用いられる技術は、ドライエッチングから化学機械研磨（cmp）までの範囲である。エピ層成長の開始の準備のために成長チャンバ内で加熱されるので、表面汚染および欠陥をさらに排除するために高温（通常はh2および/またはhclを使用する）の前成長ガスエッチングが通常行われる。最適化された成長前処理が、基体傾斜角が（0 0 0 1）基底面から軸外れて\u003c0.1°に減少した場合でも、高品質のホモエピ層のステップフロー成長を可能にすることは注目に値する。この場合、軸方向の螺旋転位は、\u003c0 0 0\u003e方向にエピ層を成長させるのに必要なステップの連続したらせん状のテンプレートを提供するために必要である。基板の六方晶型を維持したままである。...
cvdエピタキシャル成長中の現場でのドーピングは、主にp型エピ層のためのn型およびアルミニウム（通常はトリメチルまたはトリエチルアルミニウム）のための窒素（通常）の導入によって達成される。リンおよびホウ素のようないくつかの別のドーパントもまた、それぞれn型およびp型エピ層に関して研究されている。エピタキシャルドーピングのいくつかの変動は、ドーパントガスの流れを厳密に変えることによって厳密に行うことができるが、サイト競合ドーピング法は、より広い範囲のシードドーピングを達成することを可能にしている。さらに、サイトの競争は、中等度のエピ層ドーピングをより信頼性と再現性のあるものにしている。部位競合ドーパント制御技術は、多くのドーパントが優先的にsi格子部位またはc格子部位のいずれかに取り込まれるという事実に基づいている。一例として、窒素は、炭素原子が通常占有する格子サイトに優先的に取り込まれる。炭素リッチ条件下でエピタキシャル成長させることにより、cvd系中に存在する窒素の大部分（残留汚染物質であろうと意図的に導入されたものであろうと）は、成長中の結晶中に取り込まれることから除外することができる。逆に、炭素欠乏環境で成長させることにより、窒素の取り込みを強化して、オーミック接触のための非常に高濃度にドープされたエピ層を形成することができる。窒素とは反対のアルミニウムはSiのサイトを優先し、結晶成長中のSi / C比を適切に変化させることによってサイト競争によって他のドーパントも制御されている。 sicエピ層ドーピングは、9× 〜1倍 研究者らは、n型およびp型ドーピングのために、この範囲よりも大きく10以下のドーピングを得ることを報告している。エピタキシャル成長中のドーピング組み込みの効率にも影響する。この文書の執筆時点で、消費者が自分のデバイス用途のニーズを満たすために指定し購入することが可能なエピ層は、それぞれ±25％および±50％の厚さおよびドーピング公差を有する。しかし、大量のデバイス製造に使用されるいくつかのエピタキシャル層は、ドーピングおよび厚さが\u003c5％変化する、はるかに最適化されている。
表5.2に、現在市販されている4時間および6時間のウェーハおよびエピ層に見られる主な既知の転位欠陥を要約する。デバイスの活性領域がエピ層に存在するので、エピ層欠陥の内容は、デバイスの性能に最も重要であることは明らかである。しかしながら、表5.2から明らかなように、ほとんどのエピ層欠陥は、エピ層堆積の前に下地基板に見られる転位に由来する。これらの欠陥のうちの特定のデバイスへの電気的影響に関する詳細は、5.6節で後述します。 マイクロパイプ欠陥は、最も顕著で有害な「デバイス・キラー」欠陥であると見なされている。マイクロパイプは、中空のコア（直径がマイクロメータのオーダーの直径）を有する軸方向のねじ転位であり、研磨されたc軸ウェーハ表面に垂直な結晶学的c軸にほぼ平行である。これらの欠陥は、X線トポグラフィーまたは光学クロス偏光子を使用して観察することができる周囲の結晶にかなりの局部歪みを与える。 10年の間に、材料供給業者による実質的な努力は、マイクロウェーブマイクロパイプの密度をほぼ100倍に減少させることに成功し、マイクロパイプを全く含まないいくつかのシックブールが実証された。さらに、（中空コアの軸方向転位を複数の閉じたコア転位に効果的に解離する）基体マイクロパイプを閉鎖するためのエピタキシャル成長技術が開発されている。しかし、このアプローチは、高電界で動作する商用電源デバイスに対する厳しい電子信頼性要件をまだ満たしていない。 マイクロパイプの「デバイスキラー」欠陥はほとんどなくなったにもかかわらず、市販の4時間および6時間ウェハおよびエピレイヤは依然として非常に高い密度（\u003e 10,000 、表5.2にまとめられている）。これらの残りの転位は現在、材料のベンダー仕様書には記載されていないが、いくつかの（特に高電界の）電子デバイスの再現性および商品化を妨げている様々な不利なデバイス挙動の原因であると考えられている。閉鎖コア軸方向のねじ転位欠陥は、コアが中空ボイドの代わりに固体であるように、それらのハンバーガーベクトルがより小さいことを除いて、マイクロパイプと構造および歪み特性において類似している。表5.2に示すように、基底面転位欠陥や貫通転位欠陥も市販のウェハでは豊富である。 後でセクション5.6.4.1.2で論じるように、基底面転位欠陥から開始された積層欠陥の膨張によって引き起こされる4h-電気デバイスの劣化は、バイポーラパワーデバイスの商品化を妨げている。ドーピングされた4hエピエピ層が適度な（〜1150℃）熱酸化処理を受けた場合にも同様の積層欠陥の拡大が報告されている。近年、基底面転位を貫通転位に変換するエピタキシャル成長技術が報告されており、高耐圧フィールドデバイスの性能と信頼性に及ぼす貫通転位の電気的影響は完全に把握されていない。現代の商業用エピ層には依然として、人為的なデバイス処理および性能に影響を及ぼす「ニンジンの欠陥」などの望ましくない表面形態学的特徴が含まれていることに留意することも重要である。 エキサイティングな初期ブレークスルーでは、日本のチームの研究者は、直径3インチまでのプロトタイプの4hシリコンウェーハで転位密度の100倍の減少を達成したことを2004年に報告しました。このような「複数のa面」成長技術によってもたらされるこのような大幅に改善されたシリコンウェーハ品質は、電子（特に高電力）デバイス機能に非常に有益であることが証明されるはずであるが、したがって高価な）成長プロセスは、商業的に実行可能な大量生産のウエハーおよびデバイスをもたらすであろう。...
シリコンエレクトロニクスの開発コストと製造コストを最小限に抑えるためには、シリコンデバイスの製造に既存のシリコンとガーアのウェーハ処理インフラストラクチャを可能な限り活用することが重要です。このセクションで説明するように、シリコンウエハから出発してシリコンエレクトロニクスを製造するのに必要なステップの大部分は、若干変更された市販のシリコンエレクトロニクスプロセスおよび製造ツールを使用して達成することができる。
第4章で述べたように、4hと6hは、大量生産されたウェーハの形で市販されている半導体デバイス品質のはるかに優れた形態です。したがって、このセクションの残りでは、4hおよび6hのデバイス処理方法のみを明示的に検討します。しかし、このセクションで説明する処理方法の大部分は、シリコン基板上にまだ存在する3c層の場合を除き、すべての処理温度を維持する必要がある他のポリタイプのポリタイプにも適用可能であることに留意すべきであるシリコンの融解温度（〜1400℃）よりかなり低い。 6h-sic（表5.1）と比較して、4h-sicの実質的により高いキャリア移動度およびより浅いドーパントイオン化エネルギーは、他のすべてのデバイス処理、性能およびコストが満たされれば、ほとんどのsic電子デバイスのために選択されるポリタイプにすべきである関連する問題は、2つのポリタイプ間でほぼ等しいと考えられます。さらに、6時間で結晶c軸に平行な伝導を劣化させる固有の移動度異方性は、垂直電力デバイス構成（セクション5.6.4）のために特に4h-sicを好む。 p型アクセプタドーパントのイオン化エネルギーは、n型ドナーよりもかなり深いため、p型基板よりもn型シリコン基板の方がはるかに高い導電率が得られる。
ほとんどのシリコンドーパントの拡散係数が（1800℃で）無視できるほど小さいという事実は、 デバイスが動作するにつれてドーパントが望ましくないほど拡散しないので、デバイスの接合安定性を維持する 高温で長期間。残念なことに、この特性も大きく（b 温度）は、従来のドーパント拡散の使用を排除し、非常に有用な技術である シリコンマイクロエレクトロニクス製造に用いられ、パターンドープのためのものである。 横方向にパターニングされたドーピングがイオン注入によって行われる。これはやや深さを制限します ほとんどのドーパントは、通常のドーパントおよび注入を用いて、1μm未満まで従来通りに注入することができる 装置。シリコンプロセスと比較して、シリコンイオン注入は、はるかに高いサーマルバジェット 受容可能なドーパント注入電気活性化を達成する。イオン注入プロセスの概要 様々なドーパントについては、これらのプロセスの大部分は、 パターン形成された（時には高温の）基板を使用して、室温から800℃の範囲の温度、 マスキング材。移植中の高温は、その間にある程度の格子自己治癒を促進する 置換されたシリコンおよび炭素原子の損傷および偏析が オーミックコンタクト形成のためにしばしば用いられる高ドーズインプラントにおいて過剰である。共移植 のドーパントによる炭素の電気伝導度を向上させる手段が研究されている 高濃度にドープされた注入層。 注入に続いて、パターニングマスクが除去され、より高い温度（約1200〜1800℃）が、 ドーパントイオンの最大電気活性化を達成するためにアニールが行われる。最終焼鈍 条件は、イオン注入層から所望の電気特性を得るために重要である。より高い インプラントのアニール温度を上げると、表面の形態は著しく低下する可能性がある。昇華 エッチングは、主として、結晶表面からのシリコンの損失、シリコンの過圧におけるアニール 高温アニール中の表面劣化を低減するために使用することができる。そのような過剰圧力は 近接した固体源によって達成されてもよい。例えば、閉鎖された坩堝を蓋で蓋をすること、および/または またはシラン含有雰囲気中でのアニーリングによって、ウェハ上に堆積させることができる。同様に、頑強な アルンおよびグラファイトのようなキャッピング層もまた、表面をより良好に保存するのに有効であることが判明している 高温イオン注入アニール中のモフォロジー。 いくつかの研究によって証明されているように、4h-ドープの電気的特性および欠陥構造 イオン注入およびアニールによるものは、一般に、エピタキシャル 成長。当然のことながら、格子線に課される損傷は、注入線量にほぼ比例する。偶数 妥当な電気的ドーパント活性化が達成されているが、熱アニールプロセス 現在までに開発されたものでは、 より高濃度のイオン注入（例えば、高濃度にドープされた層を形成するためにしばしば用いられるイオン注入 オーミック接触形成の準備、セクション5.5.3）。高度に劣化した結晶品質 注入されたSiC層は、キャリアの移動度および少数キャリアの寿命を劣化させることが観察されており、 それによって、いくつかのデバイスの電気的性能を著しく低下させる。 〜まで イオン注入されたドーピングのさらなる大幅な改良が開発され、 植え込み層に関連する不均一な挙動を説明する。...
すべての有用な半導体エレクトロニクスは、各デバイスの内外に導電性の信号経路を必要とするだけでなく、 同じチップ上のデバイスと外部回路との間で信号を搬送するための導電性相互接続 チップ外に存在する要素。理論的には劇的な電気的操作が可能である 極端な状況（セクション5.3）では、そのような機能は連絡先や相互接続なしでは役に立たない それらは同じ条件下でも操作することができる。耐久性と信頼性 金属 - 半導体コンタクト及び相互接続は、動作上の制約を制限する主な要因の1つである 高温エレクトロニクスの限界。同様に、高出力のデバイス接触およびメタライゼーション これまでにない高温および高電流密度の両方のストレスに耐える必要があります シリコンパワーエレクトロニクスの経験で。 金属 - 半導体コンタクト形成の主題は非常に重要な技術分野である ここで詳細に説明します。メタル半導体コンタクトに関する一般的な背景説明 物理学および形成のために、読者は参考文献15および104に示された説明を参照すべきである。これらは 参考文献は、主に、従来の狭バンドギャップ半導体、例えば シリコンとガー。金属 - 半導体接触技術の具体的な概要は、 参考文献105-110。 参考文献105-110で論じられているように、sicの間には類似点といくつかの違いがあります 従来の狭バンドギャップ半導体（例えば、シリコン、ガー）へのコンタクトおよびコンタクトが含まれる。その 狭いバンドギャップのコンタクトに存在するのと同じ基本的物理学と現在の輸送メカニズム 表面状態、フェルミピンニング、熱電子放出、およびトンネリングのような他の要因もまた、接触に適用される。 SICのバンドギャップが広いことの自然な帰結は、より高い有効ショットキー障壁高さである。 狭いバンドギャップオーム接触物理学に類似して、ミクロ構造および化学状態の 金属界面は電気的特性に接触するために重要である。したがって、プリメタル堆積 表面処理、金属析出プロセス、金属の選択、およびポストデポジションアニール缶 メタルコンタクトの性能に大きな影響を与えます。なぜなら、 出発表面は表面の極性に強く依存するが、得られることは珍しくない 同じ接触プロセスがシリコンのフェース面に適用された場合に著しく異なる結果 カーボンフェイス表面に対する。
連絡先
+86-592-5601 404