2020-03-17
2020-03-09
200 mm Si 基板上の III-V 半導体 (GaAs や GaN など) とシリコン オン インシュレータ (SOI)-CMOS の統合が実証されています。SOI-CMOSドナーウエハーをSiハンドルウエハーに仮接合し、薄くします。次に、第２のＧａＡｓ／Ｇｅ／Ｓｉ基板が、ＳＯＩ－ＣＭＯＳを含むハンドルウェーハに接合される。その後、ＧａＡｓ／Ｇｅ／Ｓｉ基板からＳｉを除去する。次に、GaN/Si 基板を SOI-GaAs/Ge 含有ハンドルウェーハに接合します。最後に、ハンドルウェーハをリリースして、Si基板上にSOI-GaAs / Ge / GaN / Siハイブリッド構造を実現します。この方法により、使用される材料の機能を単一の Si プラットフォームに組み合わせることができます。 出典:IOPサイエンス 詳細については、当社のウェブサイトwww.semiconductorwafers.netをご覧ください。 sales@powerwaywafer.com または powerwaymaterial@gmail.comに電子メールをお送りください。
高濃度ドープp-3C–SiC層は、真空中での昇華エピタキシーによって、良好な結晶完成度で成長しました。フォトルミネッセンス スペクトルとキャリア濃度の温度依存性の分析は、少なくとも 2 種類のアクセプター センターが ~ E V + 0.25 eV と E V + 0.06 ～ 0.07 eV に存在することを示しています。この種の層は、3C–SiC デバイスの p エミッターとして使用できるという結論に達しました。 出典:IOPサイエンス 詳細については、当社のウェブサイトwww.semiconductorwafers.netをご覧ください。 sales@powerwaywafer.com または powerwaymaterial@gmail.comに電子メールをお送りください。
470 から 950 nm の範囲のさまざまな波長の一連の発光ダイオードへの暴露中の CdZnTe 半導体結晶の電流の変化を報告します。照明効果の時間依存性とともに、照明の有無にかかわらず、 1 つのCdZnTe 結晶の定常電流の変化について説明します。光励起中および光励起後のデトラップ電流と過渡バルク電流の分析により、結晶内の電荷トラップの挙動が明らかになります。同様の挙動が 2 番目の CdZnTe 結晶の照明で観察され、全体的な照明効果が結晶に依存しないことを示唆しています。 出典:IOPサイエンス 詳細については、当社のウェブサイトwww.semiconductorwafers.netをご覧ください。 sales@powerwaywafer.com または powerwaymaterial@gmail.comに電子メールをお送りください。
p-GaAs と n-Si、p-GaAs と n-Si [両方ともインジウムスズ酸化物 (ITO) 表面層を有する]、および n -GaN と p-GaAs が調査されました。結合された p-GaAs//n-Si サンプルは、2.8 × 10 -1 Ω cm 2の電気的界面抵抗を示し 、オームのような特性を示しました。対照的に、接合された p-GaAs/ITO//ITO/n-Si サンプルは、ショットキーのような特性を示しました。接合されたｎ－ＧａＮ／／ｐ－ＧａＡｓウェーハサンプルは、 ２．７Ωｃｍ２の界面抵抗を有するオーム様特性を示した。私たちの知る限りでは、これは低電気抵抗の結合 GaN//GaAs ウェーハの最初の報告例です。 出典:IOPサイエンス 詳細については、当社のウェブサイトwww.semiconductorwafers.netをご覧ください。 sales@powerwaywafer.com または powerwaymaterial@gmail.comに電子メールをお送りください。
Bi 2 Se 3のa 軸格子定数は、 InP (1 1 1) 面の格子周期とほぼ同じです。 その結果、InP (1 1 1) B 基板上のホットウォール エピタキシー成長で、非常に滑らかな Bi 2 Se 3 (0 0 0 1) 層が得られます。格子整合周期性は、(0 0 1) 面の [1 1 0] および [ ] 方向に保持されます。ＩｎＰ（０ ０ １）基板上に成長したＢｉ２Ｓｅ３層は、Ｂｉ２Ｓｅ３の［ ］方向が ２つの方向のいずれかに整列する ので、１２回の面内対称性を示す。(1 1 1)配向のInP基板の場合s が傾斜している場合、Bi 2 Se 3 (0 0 0 1) 層は高さ ~50 nm のステップを形成することがわかります。成長面に対するBi 2 Se 3 [0 0 0 1]軸の傾きが、ステップの生成に関与しています。したがって、ファンデルワールス成長ではなく、エピタキシャル成長が起こることが証明されています。トポロジカル絶縁体の表面状態への影響を指摘します。 出典:IOPサイエンス 詳細については、当社のウェブサイトwww.semiconductorwafers.netをご覧ください。 sales@powerwaywafer.com または powerwaymaterial@gmail.comに電子メールをお送りください。
界面ミスフィット転位アレイを使用して GaAs 基板上に成長させた nBn 設計のタイプ II InAs/GaSb 歪み層超格子 (SLS) 光検出器 (77 K で λ_{\rm cut\hbox{-}off} ~4.3 µm) について報告します。活性領域の貫通転位を最小限に抑えます。77 K および印加バイアス 0.1 V で、暗電流密度は 6 × 10-4 A cm-2 に等しく、最大比検出度 D* は 1.2 × 1011 ジョーンズ (0 V) と推定されました。293 K で、ゼロバイアス D* は ~109 ジョーンズであることがわかりました。これは、GaSb基板上に成長した nBn InAs/GaSb SLS 検出器に匹敵します。 出典:IOPサイエンス 詳細については、当社のウェブサイトwww.semiconductorwafers.netをご覧ください。 sales@powerwaywafer.com または powerwaymaterial@gmail.comに電子メールをお送りください。
革新的な積層構造を実現するために、ダイレクト ウェーハ ボンディング プロセスがますます使用されています。それらの多くは、すでに産業用アプリケーションに実装されています。この記事では、直接接合のメカニズム、最近開発されたプロセス、および傾向について説明します。さまざまな材料を使用して、均一および不均一な結合構造の実現に成功しています。活性な絶縁性または導電性材料は、広く研究されてきました。この記事では、Si とSiO2 の直接ウェーハ ボンディングのプロセスとメカニズム、シリコン オン インシュレータ タイプのボンディング、さまざまな材料の積層、およびデバイスの移動について概説します。直接接合により、マイクロエレクトロニクス、マイクロテクノロジー、センサー、MEM、光学デバイス、バイオテクノロジーと 3D 統合。 出典:IOPサイエンス 詳細については、当社のウェブサイトwww.semiconductorwafers.netをご覧ください。 sales@powerwaywafer.com または powerwaymaterial@gmail.comに電子メールをお送りください。
炭素 (C) とホウ素 (B) の連続注入を使用した新しい注入技術を使用して、平面炭化ケイ素 (SiC) エピチャネル電界効果トランジスタ( ECFET）。現在の深いレベルの過渡分光測定を実行して、B 強化拡散と C および B シーケンシャル注入によって導入された電気的に活性な欠陥との間の相互相関を確立しました。4H-SiCのB拡散と同じ比率(C:B=10:1)で、深い欠陥準位の形成が完全に抑制されることがわかった。. D センターの形成に相関する拡散メカニズムは、実験的に観察された B 強化拡散を説明するために提案されました。ジャンクション電界効果トランジスタ（JFET）のピンチ効果を抑制するCおよびB注入技術の有効性は、pベース間隔が約1.5倍に縮小された場合、製造された4H–SiC ECFETのドレイン電流が3〜4倍増加することからはっきりとわかります。3μm。この新しい拡散耐性注入技術は、SiC ハイパワー デバイス アプリケーションのユニット セル ピッチの縮小を通じて、より大きなパッキング密度への扉を開きます。 出典:IOPサイエンス 詳細については、当社のウェブサイトwww.semiconductorwafers.netをご覧ください。 sales@powerwaywafer.comまたはpowerwaymaterial@gmail.comに電子メールをお送りください。
連絡先
+86-592-5601 404